随着微电子与计算机技术的快速发展,集成电路(IC)被广泛应用于航空、金融、医疗等行业领域,成为日常生活中不可或缺的一部分。然而由于经济原因,IC的设计与制造分离已经成为一种趋势,从而导致芯片安全在某些不可信环节受到威胁。这种分离制造给攻击者提供了在电路中插入具有恶意功能的冗余电路的机会,即硬件木马(HT),在特定的触发条件下,HT会对芯片造成不可估计的危害,例如修改电路功能、泄露用户信息。因此,为保证集成电路的安全性与可靠性,对硬件木马的检测与预防方法的研究变得尤为重要。硬件木马由于其高隐蔽性,触发条件比较罕见,因此更倾向于在电路中低转换概率节点插入,本文针对该问题提出了一种在这些低概率节点处构建环形振荡器(RO)结构的方法来检测硬件木马。该方法首先计算电路节点的转换概率并挑选出低于转换概率阈值的节点,然后在挑选出的节点处构建RO结构,通过RO路径延时的变化进行木马的检测。实验以ISCAS’85基准电路为基础,并在Spartan6FPGA开发板实现。实验结果表明,该方法与现有RON结构相比较在更低的面积和功耗开销下,可以有效检测到电路中是否存在HT。目前基于旁路信号的木马检测方法的有效性受到一些因素的限制,如电压、温度、工艺波动等。本文研究的第二种木马检测方法是构建一种基于反馈回路的锁存结构(latch)来进行木马检测,通过在电路中选择物理位置相近的两条路径作为反馈路径来降低工艺波动对所提方法结构的影响。基于两条路径的延时差异来判断latch输出逻辑值是否发生变化来检测电路中HT的存在,同时为了降低硬件开销选择在电路中低转换概率节点所在路径构建latch结构。实验证明该方法能有效检测到仅有一个逻辑门大小的木马电路,并能够根据实验结果获得硬件木马在芯片电路中的位置信息,是对现有硬件木马检测方法检测小型木马方面不足的补充。