过采样Σ-δADC主要运用于音频、数字电视机无线通信等领域,其使用过采样和Σ-δ调制技术以实现模数转换,此类模数转换器的优点是利用了现代VLSI技术方面的高速度、高集成度,与此同时,还可消除因元器件失配而对A/D转换器精度产生的限制,以此实现高精度ADC。　　本文在深入分析Σ-δ调制器原理的基础上,设计出一种精度为16位的Σ-δ调制器,主要使用于音频领域。主要在模拟部分完成有关Σ-δ调制器工作原理的讨论,分析研究低通Σ-δ调制器的各种结构,一些非理想性因素在调制器的具体电路实现的过程中,对其产生的影响,也是本文的讨论重点,接着完成运放、开关、不重叠时钟、比较器等电路的设计与仿真。论文中采用1位量化器三阶单环结构、及全差分开关电容电路来实现Σ-δ调制器的设计,采样时钟频率是6.144MHz,过采样率为128,电源电压为1.8V。所得仿真结果为,当时钟频率为6.144MHz,输入信号频率为9KHz,调制器电路在音频信号带宽内具有98.6dB的信噪比,有效位为16.08bits,设计要求得到满足。调制器部分决定了Σ-δ模糊转换器的转换精度及速度,此外,抽样低通滤波器部分决定了Σ-δ模数转换器的面积及功耗。　　在数字部分主要研究抽样滤波器的原理及设计方法,设计并完成了抽样滤波器中疏状滤波器、补偿滤波器及半带滤波器的三级结构,研究滤波器的有效字长效应后,针对滤波器系数进行量化。然后基于Matlab设计出一个抽样低通滤波器,其主要用于20KHz带宽、16位精度的Σ-δ调制器。同时,抽样滤波器输入信号的采样频率是6.144MHz,输出信号的采样频率为48KHz,通带截止频率是20KHz,阻带截止频率是28KHz,最大通带波纹系数为0.01dB左右。