论文部分内容阅读
存储器是计算机系统的重要组成部分，是决定计算机系统性能的关键设备之一。随着半导体技术的发展以及集成电路制造工艺的进步，“存储墙”问题变得更加严重，存储器难以满足处理器对数据访问和存储的高速度、高带宽、大容量的需求，限制了计算机系统的性能。DDR3SDRAM作为新一代的DDR内存，以其大容量、高速率和良好的兼容性在许多领域得到了广泛的应用。针对DDR3控制器的研究已成为当前计算机领域关注的焦点。FPGA作为可编程的逻辑器件具有结构灵活，集成度高以及开发周期短等特点。FPGA的快速发展加速了其在产品设计、原型验证等方面的应用。本文分析了当前存储控制器的研究与发展情况，研究了DDR3技术规范JEDEC-79-3A以及相关资料。在全面掌握DDR3的结构、技术规范以及工作原理的基础上，提出了一种基于Altera公司FPGA的DDR3控制器设计方案。该方案将DDR3控制器分为控制器传输层和物理层两个部分进行设计，对各部分内部模块的功能和逻辑实现方式进行了详细的描述。本文从DDR3控制器的设计与验证等方面展开研究，主要工作以及研究成果：1.对DRAM的结构和工作原理接口进行了深入研究与分析，对DDR3的新特性、低功耗设计技术等进行了详细说明。对DDR3的工作原理和工作过程有了深入的理解。2.把DDR3内存控制器的结构划分为传输层和物理层两个部分，使用Verilog对两个部分中的模块进行设计。使用Modelsim-Altera对控制器整体设计进行了功能仿真。3.搭建了FPGA验证平台，介绍了DDR3控制器的FPGA实现过程，对控制器进行了读写功能验证以及自检测模型测试。4.对内存控制策略进行了分析，提出了采用体内访存顺序调度的方法对访存延时进行优化的方法。