论文部分内容阅读
自70年代开始,在机场、码头等重要场所放置安检设备,对过往人员所携带的行李物品进行安全检查,不需开包,既方便快捷,又维护了安全需要,杜绝违法犯罪问题的发生,在安全检查领域发挥了其重要的作用。在进入21世纪之后,国际形势复杂多变,各种暴力事件时有发生,安检设备日益显示出其重要作用。安检设备探测技术的发展,由最初的X射线单能量法,到现在的CT式成像技术。CT(Computer Tomography,计算机断层成像技术)成像技术在安检机的应用,具有多视角、极高的分辨率、提供三维密度信息等功能,由此大大增加了安检的准确度,提升了安检的检测范围。但随着该技术的应用,由于CT式安检机的特殊结构,同时传感器数目的大量增加,随之而来的问题是大量数据需要从传感器端传输到计算机上,而之前的传输技术无法满足高速数据的传输要求,因此需要开发新的高速数据传输系统。本课题基于数据传输的要求,提出了高速数据传输的系统框图,完成了硬件电路的设计,以及基带处理数据单元的设计和实现,通过FPGA开发,采用(31,16,3)BCH码作为前向纠错码,最大纠错能力为3比特,并采用深度为8的交织模块来增强其抗突发错误的能力,最后,设计测试方案,实现了在基带传输160Mbps净数据的设计要求,同时最高净数据传输速率可达到320Mbps,并检验了基带单元的纠错能力。本论文从CT式安检机的发展概述开始,介绍了安检机的系统框图和数据传输系统的设计框图,以及交织和BCH编译码的原理,之后介绍了硬件实现,并对主要芯片FPGA,HDMP1032/1034A等作了简单的说明。在第四章中重点讲述了交织和BCH编译码的设计思路和实现过程,由Verilog HDL硬件描述语言来开发,在QuartusⅡ6.0环境下进行开发、编译和调试;然后介绍了传输系统的测试方案,并从最大传输速率和最大纠错能力两个方面给出了该系统的测试结果,最后本文从实现性能,代码风格(coding style),高速PCB设计等方面进行了总结,并提出了一些新的设想。