论文部分内容阅读
随着科技的发展，集成电路在高性能、低功耗、便携性的发展面临着严峻的挑战。在众多新技术中，三维集成电路技术采用芯片内部垂直堆叠多层晶片的方法，成倍地提升了集成电路单位面积的集成数量，芯片层间主要通过TSV实现垂直互联。但是如不加以优化，TSV的面积开销将占据较多的芯片面积，使得芯片开销增加；同时三维集成电路分割方案的好坏对于电路的性能影响巨大。本文正是对于这两个问题展开研究，主要工作如下：首先，对三维集成电路的优势和技术方法进行了描述。对于TSV技术、三维集成电路的设计制造流程、当前的三维集成电路分割方案进行介绍，并分析当前三维集成电路的研究发展方向。其次，对TSV进行三维建模分析，并且通过物理计算建立其等效二维电路模型，通过分析和对比TSV的传输特性不仅可以得知TSV可以在高频下进行低损耗传输，并且验证了其二维电路模型的正确性。并进一步给出TSV在传输信号时的延迟计算方法，对TSV的故障类型和特性进行了分析，得到了TSV故障主要发生原因了对于电路的影响。再次，论文提出了基于TSV进行三维集成电路分割的算法方案，可同时考虑电路的性能要求和TSV的数量限制对于三维集成电路进行功能模块级的分割。论文给出了该问题的数学描述，综合多种方案的分析，设计了基于粗粒度三维集成电路的整体分割方案，并在算法级对于问题进行描述。给出算法设计的完整设计方案，并采用C++语言对于提出的算法进行实现。最后对于文中提出的算法进行实验分析。使用文中提出的算法在给出三组不同约束的条件下，对于MCNC标准化电路中的Xerox，Apte，Hp，Ami33电路进行实验。实验结果显示：算法对于线长的优化最多可以达到67.5%，对于TSV的数量的优化可以最多达到74%。本文提出的算法在性能和TSV数量的优化上相比于其他研究略有提升的同时，可以通过修改算法输入的约束条件同时对于线长和TSV的数量进行优化。