论文部分内容阅读
近年来无线通信技术的迅速普及,使得模数转换领域中的以较低功耗和大带宽的Sigma Delta ADC的研究愈加受到人们的青睐。其中,连续时间Sigma Delta调制器具有良好的内在抗混叠特性以及运算放大器对摆率要求较小等优点,与离散时间Sigma Delta调制器相比,连续时间调制器可以工作在较高的信号采样速率,进而实现大带宽。基于此,结合高速通信的应用背景,本文选择10 MHz信号带宽,11位有效位数的连续时间Sigma Delta调制器作为设计目标。为了比较不同量化形式的调制器的性能,本文分别设计了Flash ADC量化型和TDC量化型的三阶连续时间调制器结构。本次工作首先根据电路设计指标,通过MATLAB中SDToolbox综合出环路滤波函数和噪声传递函数,与所设计Sigma Delta调制器的数学拓扑结构进行对比,通过脉冲恒定变换和系数缩放之后,确定调制器中电阻和电容的大致范围,将数学拓扑表示的环路滤波函数映射到电路中。本文在Flash ADC量化型调制器结构设计中,采用具有较低功耗的前馈补偿的Class AB运算放大器作为积分器的运放,选择高速电流舵作为反馈DAC结构,建立NRZ反馈波形来提高调制器对时钟抖动的非敏感性;通过引入半周期延时和零阶补偿回路来消除环路延时对调制器性能的影响,并且为了抑制DAC非线性对调制器直接加噪的影响,在Flash ADC之后接入DWA电路模块,实现在单位时间内量化器输出对每个电流舵单元的平均选择次数接近相同,从而对DAC电流舵单元失配而引入的白噪声进行一阶噪声整形,保证调制器的整体性能。本文采用TSMC 65 nm完成Flash ADC量化型调制器的整体设计,电源电压为1.2 V,采样速率为320 MHz,前仿真结果显示,在目标信号带宽为10 MHz下,SNDR峰值为78.5 dB,有效位数达到了12.75位,功耗为15 mW,满足设计要求。本文在TDC量化的调制器结构中,通过脉冲宽度调制(PWM)发生器和时间数字转换器(TDC)取代了4位量化器和电流舵反馈DAC。相比于Flash ADC量化型的调制器,TDC量化型的调制器是单比特反馈的,所以不需要考虑多位DAC的非线性引入的噪声,进而省略了动态单元匹配电路模块的设计。本文采用TSMC 65 nm完成TDC量化型调制器的整体设计,电源电压为1.2 V,采样速率为250 MHz,前仿真结果表明,在目标信号带宽为10 MHz下,SNDR峰值为72.9 dB,有效位数达到了11.82位,功耗11.5 mW。最后是关于数字抽取滤波器的研究,本设计中通过将CIC滤波器,CIC补偿滤波器和半带滤波器进行级联来构成整个数字抽取滤波器的结构,通过逐级抽取,逐级滤波的形式来实现对调制器高频噪声的滤除,并实现16倍的降采因子。其中,CIC滤波器因其可以实现较大的抽取因子和良好的抗混叠特性,被放置在第一级实现8倍的降采样;CIC补偿滤波器因其可以补偿CIC滤波器的通带滚降而放在第二级;第三级用半带滤波器实现最后2倍的抽取。本设计中,首先在MATLAB中进行建模仿真,之后通过ModelSim验证数字抽取滤波器的Verilog代码进行功能仿真,并对最终的输出进行DFT分析。仿真结果表明,数字抽取滤波器的输入信号采样频率为320 MHz,经过抽取后,输出信号采样频率为20 MHz,过渡带带宽为200 KHz,通带波纹小于0.1 dB,有效位数为12.88位,符合设计要求。