通信的技术性能主要是从通信的数量与质量两方面来讨论的,一般数量指标用有效性来度量,而质量指标用可靠性来度量。信道编码一直是通信系统的研究热点,它的目的正是为了改善数字通信系统的传输质量。而信道编码中卷积码则是近年来应用最为广泛的信道编码之一。卷积码广泛应用于各种数字通信系统中,例如卫星通信系统、GSM、3G等等。卷积码的译码算法主要有概率译码和代数译码,而其中概率译码中的维特比译码算法的应用最为广泛,它在许多移动通信终端的芯片中都需要实现。本论文主要讨论卷积码编码与维特比译码算法。本文主要论述了信道编码、卷积码的基本原理及表示方法以及维特比译码算法的基本原理,同时也对截尾卷积码及其译码方法作了详细地分析和研究。为了满足移动通信的终端芯片系统需求,本文在深入分析阐述维特比译码规律和总结移动通信系统需求的基础上,提出了维特比译码的硬件加速器设计,芯片利用寄存器控制加速器的运行。在加速器与芯片之间的数据传输采用输入输出FIFO的方法,提高传输效率和速度。而对于比较长的译码序列采用滑动窗口来控制译码过程,以此节约芯片资源和提高译码效率。再设计度量值和状态度量值存储方式及幸存路径存储方式,以提高存储效率、译码效率以及节省芯片资源。在Microsoft Visual Studio 2005开发环境下使用C语言实现加速器的C-model,该C-model不仅实现了卷积码编码、维特比译码算法,还验证了维特比译码算法的正确性。最后设计加速器的测试用例,测试总结加速器的性能,得出可以满足GSM/GPRS系统译码需求的结论。