在摩尔定律进入“后CMOS”时代的背景下,数字集成电路的功耗与可靠性问题日益凸显,限制了数字信号处理技术性能的提升空间,因此发展替代解决方案至关重要。模拟概率信号处理（Analog Probability Processing,简称APP）技术充分利用通信信号处理中信息量的概率特性,将低功耗模拟器件特性与概率信号处理算法进行深度融合,优化设计系统的速度与功耗性能,具备高效、高可靠性、低功耗等特点,可满足未来无线通信系统在高信号处理需求与高能量利用效率方面的要求。近年来,APP技术在通信信号处理的理论算法上已经取得一定进展,其研究范围涉及信道译码、新型多址接入、多用户检测等领域,但是在信号处理器设计以及系统应用上还面临着一些问题,例如基于APP的通信信号处理器缺少超大规模集成电路（Very Large Scale Integration,简称VLSI）的设计验证方法、基于APP的低密度奇偶校验码（Low Density Parity Check,简称LDPC）译码器缺少高效实现方法、基于APP的全概率接收机缺少同步检测与信道译码之间的概率通路等问题,严重制约了APP技术在无线通信中的应用。本文首先从APP信号处理器中的基本运算单元设计、基本信号处理模块优化以及信号处理系统建模三个层面开展了研究,形成了面向大规模复杂APP系统的VLSI设计验证方法,进一步通过探索基于APP的结构感知LDPC码译码器设计方法以及基于APP的伪码同步方法,实现了“全概率”直扩通信接收机。本文主要创新工作如下:1、针对大规模复杂APP系统VLSI实现难度大、可靠性低的问题,提出了一种新型设计验证方法,分为单元设计、模块优化以及系统建模三个层面。在基本运算单元层面,利用MOS晶体管的物理特性设计了APP电路乘法单元与存储单元,提出利用反演系数约束MOS晶体管参数的设计,并通过失配效应分析提高运算单元精度;在基本处理模块层面,以吉尔伯特乘法单元为基础构建概率门电路,提出了电路设计参数的输入约束条件,并在电路结构和版图设计上采取了优化措施,与传统概率门电路相比,降低了相对电流误差并改善了功耗与面积性能;在信号处理系统层面,利用系统的图结构特性与门级单元电路行为模型,建立了APP信号处理系统的混合结构/行为验证模型,关联系统性能需求与底层电路参数设计,能够实现版图前电路优化设计,有效降低了电路设计周期。最后利用该设计验证方法实现了一款APP信号处理器芯片设计,实际测试结果验证了电路优化设计方法的有效性与可行性。2、提出了基于APP的结构感知LDPC译码器设计与实现方法。针对现有APP译码芯片设计复杂度过高的问题,本文设计了译码结构感知的LDPC码构造方法,利用编码结构的同构子图模型来实现译码网络的可复用模块,有效降低芯片版图布局、布线的工作量。本文提出了一种适用于APP译码器的迭代停止方法,利用校验满足概率判断译码收敛状态,可提高译码器吞吐量并降低处理功耗。同时设计了完全兼容于现有数字通信体制的译码器输入/输出接口方案。最后,采用CSMC 0.35-μm CMOS混合信号工艺设计并实现了（480,240）LDPC码APP译码芯片,测试数据显示,该译码芯片在功耗为86.3m W的条件下能够提供超过50Mbps的吞吐量,并且在误码率为10^-6时其编码增益高达6.3d B。与传统数字译码芯片相比,该芯片具有明显的功耗优势。该芯片是目前为止规模最大、编码增益最高的APP译码电路。3、提出了全概率直扩通信接收机的设计方法。针对传统m序列迭代检测方法判决步骤缺少概率信号通路的问题,提出一种基于APP技术的伪码相位估计方法,利用迭代译码输出的码片后验概率计算伪码相位概率分布,搜索相关概率峰值完成伪码捕获与跟踪,并为后续APP译码器提供解扩概率信号。本文设计并实现了直扩APP接收机,采用APP技术实现伪码同步与LDPC译码的基带概率信号处理,与数字实现相比,APP实现技术不仅具有相同的接收性能,还能够显著减小实现电路需要的晶体管数量,进一步降低通信信号处理功耗。