随着电信网、计算机网络的迅猛发展、多媒体通信的广泛应用和信息高速公路的大规模建设,人们对高速通信系统的需求越来越高。光纤通信以其频带宽、通信容量大、损耗小、抗干扰、抗辐射、价格低廉等优点成为现代通信中极其重要的一种通信方式。分接器位于光接收机的末端,将光纤传输中串行高速信号还原为并行的多路低速信号,是光纤通信系统中的关键电路。随着深亚微米CMOS工艺的发展,栅长不断减小,特征频率也随之不断提高,并且CMOS工艺代工资源丰富,成本也较低。采用深亚微米CMOS工艺实现高速高性能的芯片已成为国内外研究的热点。本文首先介绍了利用TSMC 0.18μm CMOS工艺设计的应用于光纤传输系统SDH STM-64速率级(10Gb/s)的数据分接电路。设计中1:4分接器采用树型结构,由一个高速1:2分接单元,两个低速1:2分接单元,分频器,数据及时钟输入输出缓冲组成,其中高速分接单元采用共栅结构,单时钟输入的锁存器实现;而低速分接单元则由动态CMOS逻辑实现,两个基本结构的使用都有利于降低功耗。所得样片的测试结果表明,该分接器能稳定工作在10Gb/s数据速率,眼图质量良好。供电电源1.8V时,功耗仅为100mW。芯片面积为0.65×0.75mm2。更高速率的设计是对研究工作的一个挑战,本文在这方面做了一些探索性工作,采用特征频率为49GHz的0.18μm CMOS工艺设计了速率为20Gb/s的1:2分接器,所得样片经初步测试,在20Gb/s速率下工作逻辑正确,最高工作速率为24Gb/s。供电电源1.8V时,功耗仅为108mW,芯片面积为0.48×0.59mm2。论文按照电路设计、版图设计、工艺流片以及芯片测试的顺序详细介绍了上述两种芯片的设计过程及最终的测试结果。对所测得的结果进行分析,并提出改进方案。