随着无线通信系统的高速发展,宽带、高动态和低功耗等性能已成为电子系统需求的重点。电子系统智能化、集成化和小型化等特点逐渐突显。近年来,基于集成电路工艺和设计技术的不断进步,包含射频、模拟/混合信号等功能的射频前端一体化芯片已成为高端集成电路的重要方向。高速、宽带、大动态模拟信号采集和数字信号处理技术成为研究热点。本文首先分析了课题的研究背景和意义,并介绍了当前国内外连续时间Σ-ΔADC的发展状况。接着,分别介绍了奈奎斯特ADC和过采样ADC的工作原理,并给出了在离散时间Σ-Δ调制器的基础上设计连续时间Σ-Δ调制器的理论基础和数字抽取滤波器的基本原理。为了满足前级连续时间Σ-Δ调制器的需求,本文提出了一种宽带多模数字抽取滤波器。通过采用不同类型滤波器级联结构,合理地分配不同级间下采样因子,有效的简化了电路实现的复杂度,降低了电路实现时的面积和功耗。而级间滤波器相互配合,实现了滤波器的多带宽、多模式功能。根据设计指标,利用MATLAB完成对数字抽取滤波器的系统设计和仿真。在仿真达到要求的情况下,使用硬件描述语言完成数字抽取滤波器的寄存器级代码设计,并通过QuartusⅡ调用Modelsim完成对数字抽取滤波器硬件实现的功能验证。仿真结果表明,数字抽取滤波器的硬件实现满足设计指标,最后利用DC软件完成对寄存器级代码的综合。本课题采用65nm CMOS工艺,对该滤波器进行了后端设计。设计结果表明:所设计的多模抽取滤波器工作带宽的范围为20MHz~50MHz,当工作带宽为20MHz和50MHz时,有效位数分别为10.64位和10.48位。