Turbo码和LDPC码是现在最先进的两种信道编码方案,它们以各自的方式实现接近香农限的目的。采用迭代译码算法进行译码是这两种信道编码方案取得优异性能的根本原因。本文对turbo码和LDPC码进行了细致的研究。本文首先介绍了LDPC码的基本原理,包括LDPC码的基本概念、表示方法、编码方法和译码算法。并在AWGN信道下对LDPC码进行了性能仿真,分析了BP算法的译码性能。从降低编/译码复杂度考虑,研究了一种简化的LDPC码构造方法,即基于生成矩阵的非正规LDPC码构造方法,以及BP译码算法的两种简化算法:Log_BP算法和BP_based算法。随后介绍了turbo码的基本原理,包括编码方法和常用的译码算法。并对turbo码的各种译码算法进行了性能仿真比较。接下来针对turbo码中的交织器进行了研究,提出了两种归零奇偶对称交织器的构造方法。本文重点研究了turbo码编/译码算法的实现技术。首先对turbo码的并行译码结构和串行译码结构进行了研究。研究表明,具有滑窗结构的串行译码结构是资源消耗和译码性能的一种良好折衷。然后在这种译码结构的基础上对易于硬件实现的MAX_Log_MAP算法进行了进一步的优化。随后,确定了硬件实现过程中turbo码的主要参数。在本文的设计中,使用Verilog HDL语言,采用自顶而下的模块化设计方法,对turbo码编/译码器进行了编程实现。并运用EDA设计工具ISE和ModelSim,在FPGA上进行了功能和时序仿真。验证了turbo码编/译码器设计的正确性及其性能,仿真结果表明,所采用的turbo码译码结构,以及采用FPGA做为turbo码硬件实现平台的方案是可行的。最后对turbo码和LDPC码这两种典型的可迭代译码纠错码进行了较全面和系统的比较,并阐述了这两种迭代译码算法之间的内在联系。