论文部分内容阅读
EPON(Ethernet Passive Optical Network，基于以太网的无源光网络)利用PON的拓扑结构实现Ethernet的接入，是一种新型的宽带光纤接入技术。前向纠错(Forward Error Correction，即FEC)技术作为一种成熟的差错控制编码技术，被IEEE 802.3ah EFM(Ethernet For the First Mile，以太网第一英里)工作组创造性地应用到EPON中。
本文首先概述了EPON系统及其国内外研究现状，并介绍了FEC技术在EPON中的应用意义，然后详细研究了FEC技术在EPON中的应用原理和实现机制，阐述了适合EPON中FEC所采用的RS码的基本理论，分析了RS编译码算法及实现原理，重点探讨了RS(255，239)编译码器的VLSI设计，采用自上而下(Top-Down)和模块化(Modulax)的设计方法给出了其总体设计结构和设计方案，通过采用Pipeline(流水线)技术提高了系统的工作频率，并对变量有限域乘法器进行了结构优化，进而降低了译码器的硬件实现复杂度，同时利用Verilog HDL完成了对RS(255，2391编译码器的RTL(Register Transfer Level，寄存器传输级)级设计描述。接着使用Synopsys公司的RTL级设计仿真验证工具VCS对其进行了功能仿真验证，随后基于Atheros 0.13μm CMOS工艺标准单元库，使用Synopsys公司的逻辑综合工具DC(Design Compiler)对编译码器的RTL代码进行逻辑综合，并消除了其RTL设计中的时序违规(Timing Violation)。最后通过对功能仿真结果的分析，验证了所设计RS(255，239)编译码器的正确性，且其正常工作时的最高时钟频率可达277MHz，完全达到并超出了EPON系统所需的125MHz的性能要求。