雷达成像处理机的主要任务是完成对雷达回波信号的实时采样存储与成像处理。随着雷达技术的发展,雷达成像处理机的性能指标要求越来越高。首先,在回波信号采样上要求分辨率和采样速率越来越高,同时还要保证数据存储的实时性和可靠性。其次,要求系统集成度越来越高、重量越来越轻、抗干扰能力越来越强。此外,为了辅助成像处理机的开发,验证其是否正常工作,避免直接试飞带来的巨大成本,还需要将采集到的回波信号按雷达工作参数进行回放仿真。基于以上发展现状并结合项目需求,本文设计并实现了一款基于PCIe接口的雷达信号采集存储回放板卡,其与外部工作站共同构成了雷达成像处理机的仿真平台。该系统可完成四路雷达回波信号的实时采集存储,可在工作站上进行成像处理,也可以提取工作站本地的雷达仿真数据和实测雷达回波数据,通过四个通道回放至雷达成像处理机。本文首先从高速信号采样与数模转换的基本理论出发,综合分析项目指标要求,提出了系统总体设计方案。其次,本文将系统硬件电路原理图设计分成采样模块、回放模块、存储模块等七大模块进行详细介绍,并结合信号完整性与电源完整性相关理论,描述了板卡PCB设计思路及方法,实现了硬件电路设计。并且对系统电源模块、时钟电路以及存储模块进行全面测试,验证了硬件电路设计的正确性。然后,具体介绍了板卡FPGA逻辑设计,主要包括芯片配置逻辑、转换器件的高速数据收发逻辑、DDR3缓存逻辑与PCIe接口控制逻辑四大部分。接着,根据项目指标,对整个系统性能指标与功能实现进行全面测试,并给出测试结果分析。最后,本文对研究内容进行总结,结合设计过程中遇到的问题,提出了相应的改进方案。