论文部分内容阅读
本篇论文的主题是在标准数字CMOS工艺条件下，研究单片集成无线通信系统中本机振荡电路的设计。论文从系统的角度，改进了电荷泵锁相环事件驱动模型的实现方法；在器件方面，提出了提高片上螺旋电感性能的实用方法和节约芯片面积的电容实现方法；在电路方面，设计并实现了用于蓝牙系统本振信号发生的频率综合器，其独特之处在于实现了完全集成的CMOS倍频VCO。下面简单介绍一下每章的内容。 论文首先从射频(RF)电路的角度出发，分析了CMOS工艺的现状和未来的趋势，以及器件特征尺寸缩小对RF电路性能的影响，并且重点介绍了CMOS技术作为RF电路基础工艺时的一些具体问题。 其次，论文介绍了用于本振电路的频率综合器的常见结构，性能指标，以及作为其理论基础的锁相环模型和相位噪声模型。在系统级的实现上，为了快速仿真用于跳频系统中的电荷泵锁相环，本文在比较几种常见仿真方法的基础上，重点研究了电荷泵锁相环的事件驱动模型，并且针对这种模型的具体实现提出了一些改进。改进后的实现方法主要用于快速仿真跳频系统中频率合成锁相环的稳定性和建立时间。 再次，由于电路的实现依赖于数字CMOS工艺能够提供的各种器件，本文研究了片上电感的建模和实现，并且提出了一种在标准数字CMOS工艺条件下，提高片上螺旋电感性能的实用方法；以及在缺少双层多晶硅电容的情况下，可以大大节约芯片面积的一种电容实现方法；另外还简单介绍变容管的实现和模型等方面的问题，并对其他工艺因素，如有源器件的性能，衬底和互联的影响等做了一些探讨。 最后，基于对系统和器件的认识和讨论，具体设计了一种适用于单片集成Bluetooth发接器的本振电路，并完成了测试。其中重点研究了该电路的核心，即一种倍频式压控振荡器(VCO)。这种VCO由两部分组成，主VCO的振荡频率是所需本振频率的一半，然后采用“注入锁频”原理对主VCO的振荡频率进行倍频以产生本振信号。主VCO和倍频电路都使用片上集成电感，无需外接元件，从而提高芯片的集成度。为了补偿工艺偏差的影响，谐振回路中使用数字开关控制的电容阵列，以便于对成品芯片进行软件可编程的调整。在电路设计中利用了本文介绍的关于尽量提高片上集成电感性能和减小电容面积的方法。经过版图设计，该电路在TSMC0.35μm1P4M数字CMOS工艺流片后进行了测试。