伴随着高清晰度大屏幕终端显示技术的发展,高清晰度多媒体接口(HDMI)规范于2002年应运而生。经过六年多的发展,其应用越来越广泛。在这样的背景下,论文设计了一种用于HDMI发送芯片的锁相环时钟倍频电路,该电路满足HDMI最新的规范,将25MHz～340MHz的时钟信号5倍频用于对并行数据的串行处理。论文围绕设计与实现这一高速、低抖动电荷泵锁相环为中心,展开具体的工作。首先,论文在系统层面上对锁相环进行了深入地分析与研究。介绍电荷泵锁相环的连续时间域线性模型与离散时间域模型,得出系统环路参数的选择原则,为高速、低噪声电荷泵锁相环的系统级设计和优化奠定理论基础。在上述两种模型的基础上提出了一种新的离散时间域模型,将连续与离散时间域模型有机的联系起来。论文分析了锁相环的相位噪声,并引用Hajimiri噪声模型对电荷泵锁相环系统的核心模块——压控振荡器进行深入分析,为提高锁相环的噪声性能提供了理论依据。在锁相环的设计方面,论文依然紧扣高速和低抖动这两个性能指标。依据从系统层面分析得到的理论,完成了从系统级、行为级到电路级的整个设计流程。对电路结构特别是其为了满足高速和低抖动的要求所做的改进,进行了详细介绍。电荷泵锁相环(CP-PLL)采用TSMC(台积电)0.18μm 1P6M(单层多晶硅六层金属)1.8V/3.3V混合信号CMOS工艺。整体电路的仿真结果显示,电路能满足HDMI发送芯片对锁相环时钟倍频电路的要求。