第三代移动通信系统的多频、多模和多标准等问题，使得软件无线电数字中频技术将逐渐成为未来直放站技术的主流。现有的商用集成电路芯片都是针对基站而设计，功能强大但庞杂，而且价格昂贵。因此，使用相对廉价的可编程逻辑器件设计3G直放站专用的数字核心电路是有着切实需要的。 本文详细介绍了数字下变频器(DDC)中关键部件的数学原理和组成，包括数控振荡器(NCO)、级联积分梳状(CIC)滤波器以及半带(HB)滤波器等。深入研究了实现这些功能部件的算法，例如用于在NCO中实现相位-幅度转换的传统CORDIC算法及其改进形式——自适应无缩放CORDIC算法，以及用于实现FIR滤波器的分布式算法(DA)。针对这些算法的优点与不足，结合现场可编程门阵列(FPGA)的特点，设计出一套新颖的优化解决方案，例如相位累加器中使用了流水线结构的超前进位加法器，相位一幅度转换电路中采用了简化搜索算法的自适应无缩放 CORDIC 旋转器以及分布式算法实现的滤波器中进行了速度和规模的综合优化等等。并使用硬件描述语言进行RTL级建模，成功地在FPGA里实现了WCDMA直放站的数字下变频功能。经过初步的片上测试和分析，验证了该方案在系统中的正确性与可行性。