随着半导体工艺水平越来越先进,集成电路的发展进入到片内系统(System On Chip, SOC)的时代。芯片的规模越来越大,能达到上千万门,而如此大规模的晶体管带来的功耗问题急需解决。数字集成电路物理设计是集成电路设计中的重要组成部分。物理设计中电源网络的规划,其性能的优劣直接影响到数字集成电路片内系统能否正常工作,因此,对其进行研究具有重要的意义。本文将对SOC物理设计的电源网络情况进行详细的研究。本文首先介绍了集成电路设计中功耗的组成理论。影响静态功耗以及动态功耗的因素,从器件结构上考虑降低静态功耗的方法以及动态功耗中的开关功耗和瞬间的短路功耗的计算方法,总结低功耗设计优化的方向。然后基于对SOC功耗工作原理的研究,结合基于Encounter的TCL指令编写CPF功耗约束文件,利用一些多电源域、电源关断、变频等手段来进行低功耗的设计规划。根据规划的结果,在物理设计的阶段,运用EPS设计电源网格视图,对不同的电源网络线进行静态电压降的分析,在静态压降满足小于3%的条件下进行动态电压降的分析并进行改进。最终确保设计的芯片满足电源功耗分布的要求。