为了研究微结构气体探测器中未知粒子的种类和能量等物理特性,在像素级粒子读出电路中可通过提取粒子在探测器中飞行时间信息和能量信息,对粒子飞行轨迹进行三维重建。其中,时间测量精度决定了粒子飞行轨迹重构的纵轴准确性。因此为了实现高度准确的时间测量,在读出电路中引入高频时钟计数显得尤为重要。面向粒子读出电路阵列应用,本文设计的1GHz锁相环主要用于读出电路中高频时钟的产生,旨在配合系统时钟实现1ns的时间数字转化(Time-to-Digital Converter,TDC)精度。在前期工作基础上,进行了优化改进,完成1GHz高频时钟电路与4×4读出阵列的集成,实现了一个完备的4×4像素级读出电路。单个锁相环(Phase Locked Loop,PLL)产生稳定的控制电压,并提供给读出阵列中每个像素的本地振荡器,控制本地振荡器均以目标频率工作,且自动补偿由电源电压、工艺角或温度变化等引起的频率波动。鉴频鉴相器采用D触发器和与非门构成三态逻辑电路,在消除鉴相死区的前提下,尽量减小盲区。电荷泵采用开关高速工作的电流舵结构,减小非理想效应的影响。低通滤波器采用二阶RC滤波,稳定环路,并同时减小控制电压的波动。压控振荡器是在环形振荡器基础上加入变容管构成的,抑制非线性。分频器是基于TSPC D触发器设计的电路,其具有结构简单、相位噪声较小等特点。轨到轨缓冲器是恒增益恒跨导两级运放的闭环应用,线性度好,输入输出动态范围大。本文采用0.18μm CMOS工艺进行电路设计。其后仿真结果表明,在各工艺角下PLL均能锁定在目标频率,锁定范围为0.918GHz~1.105GHz。在典型工艺角下,本地振荡器的起振时间为492.9ps,且输出占空比为50.32%的周期波形,PLL的绝对抖动为11.4ps,锁定时间约为0.5μs,总功耗为1.9mA×1.8V。另外,PLL的版图面积约为290μm×105μm。同样,基于PLL的TDC读出电路4×4像素级阵列的后仿真结果表明,TDC的时间测量误差小于1ns。通过模数转换器对积分信号的采样读出,电压精度在2.5mV以内,对应电荷分辨率为0.5fC。组成像素级读出阵列的单个像素面积均为250μm×250μm,功耗约为1.44mW;4×4读出阵列的芯片总面积为1570μm×1730μm。