论文部分内容阅读
H264视频压缩标准由于具有比以往标准更出色的性能,被人们称为新一代的视频编码标准。与H263或者MPEG-4相比,在同样的图像重建质量下,其数码率就能降低一半左右;或者说在同样的码率下,其性噪比明显提高。由于其具有良好的数据压缩性和网络亲和性,大大推动了视频通信和数字电视广播这两大领域的发展。本文着重对H264视频解码的帧内预测解码,去方块滤波模块的算法和逻辑硬件进行了研究。由于帧内预测的各种预测模式中存在着大量的加法和乘法运算,并且各种预测模式之间也包含一些相同的运算结果,本文通过缩减算法可大大降低冗余度,并具有较高的并行度。只要当前像素的预测值是前面已经得到的预测值就可以直接输出,而不用单独重新计算。去块滤波的滤波由于需要对外部存储器进行读写数据,但又不是随时都在进行,故采用滤波过程与外部存储读写交叉进行。同时为了减少数据的输出延迟改变了滤波顺序,使其在具有较小的电路面积和数据吞吐量时依然具有较高的滤波运算能力。整个论文的具体工作如下:首先利用JVT组织提供的H264公开的编解码源码采用matlab完成对H264解码模块、去块滤波和帧内预测行为算法的性能仿真和测试激励数据的产生,接着采用verilog完成了对帧内预测和去块滤波2个目标模块的FPGA硬件设计,并用开始matlab产生的激励数据在modelsim下完成了目标电路的功能仿真,与matlab的仿真数据进行比较来验证电路RTL级的正确性。最后在xinlinx公司的ISE开发软件和VirtexII XC2V6000开发板平台上完成了综合后性能的仿真和验证,并和matlab的运行结果进行对比。由于matlab对数据的精度有要求,因此在做算法性能分析时采用了24位数据的定点化。最终通过验证目标模块能够满足H264基本档次720×480标清视频格式进行30帧/s的帧内预测解码和去方块滤波的要求。