论文部分内容阅读
逐次逼近型(SAR)模数转换器(ADC)相比于其他类型的ADC,具备结构简单、功耗低、面积小的优势,被广泛应用于手持设备、移动终端和物联网传感器网络中。随着技术发展,系统往往对SAR ADC的精度提出了更高的要求(12 bit以上)。但芯片制造过程中的误差,将传统SAR ADC的精度限制在10 bit左右。为了达到高精度(12 bit以上)的目的,需要改进电路结构或者采用校准技术。本文针对提高SAR ADC精度,从电路结构和校准技术两方面展开研究。在电路结构方面,提出了一种三段式的主数模转换器(DAC)结构,在满足SAR工作原理的前提下,进一步缩小主DAC阵列的面积开销,同时也减小电容失配,提高ADC线性度,还降低整体功耗。在校准技术方面,完成了一种具备扩展性的自校准技术,该校准技术分为两部分:校准算法和校准DAC。校准算法以数字电路的形式实现,控制整个ADC的校准和转换,主要是完成在上电初期获取误差信息,然后在正常转换阶段将由误差信息得到的校准码补偿回DAC,达到校准的目的;校准DAC的作用是获取误差电压和回补校准电压,它由多段相同的子阵列并联组成,该校准DAC结构不仅可以提高校准效率,还可根据不同应用需求调节校准精度和量程。该校准技术可以通过改变校准DAC中子阵列的数量实现其精度的扩展,使得该校准技术可以适用于不同精度的SAR ADC设计。论文在此基础上,基于Global Foundry 0.35μm混合信号CMOS工艺,完成一款带自校准的14 bit、500 k S/s SAR ADC原理设计、仿真验证、版图设计等工作。仿真结果显示了校准算法对失配电容明显的校准效果,当输入模拟信号的频率为219 k Hz时,可将有效位数(ENOB)从校准前的11.66 bit改善到校准后的13.11bit。