随着集成电路技术的不断进步,其制造工艺的特征尺寸不断缩小、设计规模不断增大,从而给当今的集成电路设计人员带来了诸多难题和挑战。如怎样才能设计出性能更好、功耗更低、面积更小和可靠性更高的芯片,如何解决由于工艺的特征尺寸变小和晶圆的尺寸变大带来的一系列问题等等。本文以本实验室开发的一款语音处理芯片为例,研究了芯片的物理实现细节和几个关键技术问题。该语音处理芯片主要功能模块包括一个解码核心模块和三个外围功能单元,同时包括两个嵌入式ROM、两个嵌入式单端口SRAM和两个嵌入式双端口SRAM等物理宏模块。整个后端设计包括数据准备、布图规划、电源规划、布局、时钟树综合和布线,并采用了扁平化的设计流程。在本语音处理芯片后端设计的每个阶段,对诸多实现细节进行了考虑。在布图规划阶段,确定了芯片的大小,选择了所需的各种I/O单元,并确定了其位置,完成了宏单元的摆放。在电源规划阶段,定义了电源、接地及其连接关系,同时对电源环和电源条进行了设计。在考虑时序、噪声、布线拥塞等因素的基础上,完成了整个芯片的布局。布局后对芯片的时钟树进行了综合,并采用了多种方法对其进行了优化。在布线环节中,采用了各种预防和修复方法处理了天线效应和串扰问题。