随着集成电路工艺技术的迅速发展,MOSFET的特征尺寸减小至纳米级,器件功耗逐渐成为制约集成电路发展的主要因素之一。隧穿场效应晶体管（TFET）基于带带隧穿的工作原理,其亚阈值摆幅可以突破MOSFET的60mV/dec的理论限制,在集成电路低功耗方面的优势明显。但是,目前传统的硅基TFET采用少子反型的工作机制,载流子隧穿几率低、隧穿面积不足,导致其导通电流小、开关电流比不高,难以满足实际应用。因此,对新型TFET器件结构的探索成为国内外的研究热点。本文基于隧穿场效应晶体管的工作机制,针对P-I-N型TFET导通电流小的问题,提出一种新型的非反型多子沟道TFET结构（P-N-N型TFET）。与常规TFET不同,该PNN型TFET工作在平带模式或积累模式,极大地增加了隧穿面积,提升了器件的开态电流。然而,为了确保在关态时沟道的全耗尽,PNN-TFET的栅极金属功函数须大于5.1e V,从而在栅极边缘处引入了尖峰电场,产生了明显的GIDL效应,恶化了器件关态电流及开关电流比。为此,本文在PNN-TFET的基础上,重点优化PNN型TFET的栅极结构,分别提出了具有异质栅（DMG）结构、异质栅介质（HGD）结构及阶梯型栅氧化层（SGO）结构的PNN型TFET,弱化了表面尖峰电场,实现了关态电流的抑制。仿真结果表明,与P-I-N型TFET相比,新型P-N-N结构将TFET的导通电流提升了近4个数量级。分别采用异质栅结构、异质栅介质结构或阶梯型栅氧化层结构均可以使PNN型TFET的关断电流降低而不牺牲其导通电流,有效地抑制了金栅功函数所造成的GIDL效应对PNN-TFET关断特性的影响,将PNN-TFET的开关电流比提升了2～3个数量级。此外,通过增加铝栅的宽度、增大Si O2的宽度、或加大阶梯型栅氧化层的长度与厚度均可以进一步降低PNN-TFET的关态电流。SGO PNN-TFET的导通电流、关断电流及开关电流比均获得了较好的仿真结果,并且在SGO PNN-TFET中不引入其他栅金属或栅介质,工艺难度较低,可作为后续研究工作的重点。本文的研究成果可对TFET在低功耗芯片中的应用奠定理论与技术基础。