近年来,信息安全问题日益凸显,人们越来越多地开始关注个人信息的安全。伪随机序列在信息加密科学技术领域有着广泛的应用,因此设计性能优良的伪随机序列发生器成为研究的热点。混沌系统由于对初始条件的敏感依赖性而能产生数量众多、非相关、类随机而又确定可再生的混沌序列,在伪随机序列发生器设计领域有着很好的前景。本毕业论文以Qi超混沌系统为研究对象,首先以DSP-Builder和硬件描述语言两种方式在FPGA硬件平台实现了该超混沌系统。并对比和总结了这两种设计方式的优缺点,从而为以后的设计提供一定的参考。基于Qi超混沌系统设计了一个单精度浮点数伪随机数发生器。采用自顶向下的设计方法,规划了伪随机数发生器的整体结构和各个功能模块,并采用VerilogHDL进行了模块化设计。采用分时复用的思想,通过模块复用以速度换面积来节省系统资源占用,并且利用高维混沌及计算机浮点数格式的特点,通过比特位抽取的方法来有效地提高伪随机序列生成速率。最后的实验结果验证了设计的正确性,仿真结果表明本设计占用资源少,仅占5007个逻辑单元;伪随机序列生成速率最高可为23.8Mbps。根据美国国家标准与技术局(NIST)提供的伪随机序列测试标准,对FPGA产生的伪随机序列进行了性能测试。测试结果表明,产生的伪随机序列能够通过全部测试项,表现出很好的随机特性,为超混沌在信息安全领域中的应用提供了技术条件。