论文部分内容阅读
H.264/AVC(Advanced Video Coding)视频编码标准具有优良的编码性能和良好的网络适应性;同时,它的运算复杂度也超过了以往所有的视频编码标准,特别是在H.264/AVC的帧间编码过程中,由于使用了可变块运动估计(Variable Block Sizes Motion Estimation, VBSME)、多参考帧运动补偿(Motion Compensation, MC)和拉格朗日率失真优化(Rate Distortion Optimize, RDO)等新的编码技术,使得由整数像素运动估计(Integer Motion Estimation, IME)和分数像素运动估计(Fractional Motion Estimation, FME)组成的帧间运动估计过程占用了整个编码器90%以上的编码运算时间。这显然,在H.264/AVC视频编码器系统芯片的设计过程中,整个运动估计(Motion Estimation, ME)部分的VLSI(Very Large Scale Integration)设计就尤其重要,它将决定着整个编码器的实时编码性能。整数像素运动估计(IME)模块主要完成多参考帧、大范围、粗精度的帧间匹配搜索;它可以采用快速搜索算法和高度的并行处理结构来满足编码器的实时运算需求;而对于分数像素运动估计(FME)模块,它是在整数像素运动估计的基础上,再对宏块的41×n个(n个参考帧)分割子块进行小范围、率失真优化(RDO)控制下、更高精度的1/2像素和1/4像素匹配搜索,并且还要根据41×n个分割子块的分数像素匹配搜索结果,完成宏块的最终编码模式的选取(拉格朗日模式判断);以及宏块的帧间运动补偿,这些编码过程不但运算量大,而且还需要很大的硬件实现代价。因此,论文中针对H.264/AVC的帧间编码算法和具体的编码系统设计需求,提出了分数像素运动估计(FME)基于流水的VLSI设计结构。再通过分析完成了整个FME模块的细致层次划分;同时,也依据面积与速度的平衡互换设计原则,对FME编码算法进行了适当的优化调整;完成了FME各个子模块的VLSI结构设计和相应的Verilog HDL(Hardware Description Language)代码编写和调试。最后在Altera公司的DE2(Development and Education Board)开发板(Cyclone? II EP2C35F672C6 FPGA)上进行了FME模块的VLSI设计验证,验证的结果也表明了本设计的可行性。