论文部分内容阅读
随着无线通信系统等相关领域迅速发展,更多的无线通信标准协议得到了广泛的应用。为了适应不同协议标准的要求,多模通信芯片研究与设计引起了人们越来越多的关注。在多模通信系统中,用于提供高精度和稳定度的标准参考频率的频率综合器是整个设计的难点。在基于锁相环的频率综合器中,分频器是其中一个非常重要的模块,它是频率综合器提供多个高精度频率信号并且是实现高速低功耗电路的关键和前提。本文首先介绍了锁相环频率综合器的基本结构及其工作原理,简要分析了其线性化模型。其次,比较和总结了分频器中各类触发器结构及其性能优缺点,着重分析了基于吞咽计数器和基于2/3分频器级联的可编程分频器的工作原理及基本结构。本文采用0.18-μmCMOS工艺设计了一个应用于L波段多模无线通信接收的基于脉冲吞咽计数器的可编程整数分频器,并进行了前仿真、版图设计和后仿真,实现了128～511连续可变分频比。后仿结果表明,在电源电压1.8 V下,宽带可编程分频器的工作频率范围为2-4 GHz,当时钟信号频率为4.2 GHz,分频比为436,输出信号频率为9.63 MHz,工作电流约为3.69 mA,核心电路面积约为0.0182 mm2。本文采用90nm CMOS工艺设计了基于2/3分频器级联的高速多模分频器,并进行了前仿真、版图设计和后仿真,实现了16～31连续可变分频比。后仿结果表明,在电源电压1.2 V下,多模分频器的工作频率范围为4-8 GHz,当时钟信号频率为8 GHz,分频比为16,输出信号频率为500 MHz,核心电路面积约为1.46×10-3mm2,满足设计要求。作为无线通信系统方向的一个全新热点,设计应用于L波段多模无线通信接收机中分频器电路以及高速多模分频器具有重要的工程价值与广阔的市场前景。