量子元胞自动机（Quantum-dot Cellular Automata,QCA）是一种有望替代传统CMOS电路的一种新型纳米器件,在理论上,QCA具有超低功耗、超高集成度和超高转换速度的优点。近十几年来,CMOS技术日益完善与成熟,器件的特征尺寸已经到了几个纳米的数量级。随之而来的诸如量子效应和漏电流问题还有一些制造工艺上的问题都亟待解决。而QCA的出现,由于其独有的优势有望在未来代替CMOS在数字集成电路中的地位。自QCA被提出以来,许多研究者在基础逻辑器件、基础运算单元和较复杂的系统级设计等方面都取得了丰硕的成果。本文主要探讨在QCA电路中如何设计存储单元和具有一定规模的存储器的设计与优化。存储单元在超大规模集成电路中扮演者十分重要的角色。在大容量存储器的设计中,静态随机存储器（Static random access memory,SRAM）是至关重要的逻辑单元。在本文中,提出了一种基于Loop-based结构的新的SRAM存储单元。提出的存储单元是通过D锁存器实现的。然后,设计出了三层结构的4-bit SRAM和16-bit SRAM。文中的的1-bit SRAM电路结构与已发表的性能最好的存储单元结构相比,在成本函数上降低了35%,功耗降低了36%。4-bit SRAM在电路面积、元胞数目和电路延迟方面与同结果的电路相比,有很大的改进,与已有的成本函数最低的结构相比降低了67%,其复杂度也降低了34.8%。提出的16-bit SRAM证明了所设计的存储单元在设计大规模和复杂的电路上有很好的可扩展性。除此之外,提出的16-bit SRAM与已有结构最简的电路相比,成本函数降低77.8%,与相同结构的基于15纳米工艺的CMOS电路相比,功耗降低了41.9%。本文还聚焦于多位SRAM电路的应用。通过提出的16-bit SRAM设计出了性能较好的QCA 4-input查找表电路和基于Xilinx XC4000的可配置逻辑块电路。4-input查找表的基本结构由4-16译码器、16-bit SRAM和16选1数据选择器组成,这些基本结构在元胞数目、电路面积和延迟方面都做了优化。提出的QCA 4-input查找表与相同结构的基于15纳米工艺的CMOS电路相比,功耗降低了60.8%。所设计的QCA的电路的逻辑功能使用QCADesigner验证,电路的功耗使用QCADesignerE测试。