论文部分内容阅读
快速增长的无线通信市场对射频集成电路提出了较大需求。近年来,随着特征尺寸的不断减小,深亚微米CMOS工艺的MOSFET特性频率已经达到50GHz以上,使得利用CMOS工艺实现GHz频段的高频模拟电路成为可能。基于CMOS工艺的射频集成电路得到广泛研究,如低噪声放大器、混频器、滤波器、压控振荡器和功率放大器。本论文首先进行了深入调研,围绕射频集成电路中必不可少的集成射频电感及其相关的CMOS射频集成单元电路,对RF电感结构进行了设计与模拟和VCO的设计与模拟。主要的研究工作如下:1.在确定电感的电路模型后,要进行正确的设计和优化,就必须知道模型中各元件的参数。本文从已知的S参数,通过三种途径提取了模型中集总元件参数,并对三种途径提取的元件参数进行了模拟。从模拟结果中得到提取模型参数的最佳途径。2.提出了一种新的方法来减小硅衬底损耗提高集成电感的Q值。在场氧层下形成薄屏蔽层来阻止衬底形成涡流,从而减小损耗。这种制作工艺简单且与常规硅集成工艺兼容。对新颖螺旋电感进行了设计与模拟,得到了L约为20nH、Q大于10的射频螺旋电感。3.提出了一种CMOS兼容工艺的MEMS硅集成螺线管电感。对螺线管电感的顶引线和底引线进行了新颖设计,充分利用了线圈与线圈间的空间,从而在不影响其Q值的同时提高了电感值密度。对新颖螺线管电感进行了设计与模拟,得到了Q值大于20的射频电感。4.为了证明高Q射频电感在提高射频集成电路性能的作用,本文基于0.25um CMOS工艺进行了射频集成电路VCO的设计与模拟,其中对所应用的新颖螺线管电感进行了重新设计,得到了较好改善的VCO性能指标(尤其是相位噪声),相位噪声在频偏1MHz时为-124dBc/Hz。