论文部分内容阅读
DAC是数字电路和模拟电路的重要接口部件。近年来，高清数字视频和无线通信等领域的发展，对DAC的速度与精度等性能提出了更高的要求。系统级设计旨在分析设计指标与电路参数之间的关系，并对DAC系统架构以及关键电路参数进行优化设计，为后续的电路设计提供理论指导，以提高电路设计效率，缩短设计周期。它是高性能DAC设计必不可少的关键环节，具有理论和实际应用价值。本文首先在分析、比较几种DAC架构的基础上，结合高速高精度的设计要求，选择了分段电流舵DAC架构。为了确定分段比，本文对12位不同分段结构的电流舵DAC进行MATLAB建模，仿真与分析，在综合考虑其DNL、INL、THD与面积等关键因素的基础上，得出了“9+3”的分段结构；为进一步减小编码电路面积与设计复杂度，本文对9位温度计码的再分段进行了研究，最终确定了“5+4+3”的分段结构，并搭建了相应的SIMULINK理想模型。在此基础上，本文重点研究了电流源梯度误差，随机匹配误差与有限输出阻抗等非理性因素对DAC主要指标的影响，得出了相应的数学关系式，并对非理性因素进行了SIMULINK建模与仿真，验证了理论分析的正确性。此外，本文还针对每一种非理性因素给出了相应的补偿方法，指导后续电路设计。最后，本文基于SMIC0.13μm3.3V CMOS工艺，采用“5+4+3”架构，设计了一款12位400MSPS电流舵DAC的关键电路，包括电流源电路，开关驱动电路与同步电路的设计，并利用Cadence spectre软件对整体电路进行了仿真。仿真结果表明，DAC的DNL为0.216LSB，INL为0.251LSB，当输入数字正弦信号频率为49.609375MHz，采样率为400MSPS时，输出信号SFDR达83.5dB；此外，DAC建立时间为4.8ns，满足DAC设计指标的要求。