随着集成电路制造工艺的不断进步、工作频率的不断提高，片上系统内核间的串扰测试问题已不容轻视，同时系统设计从之前的简单电路板向复杂多芯片片上电路系统架构的发展，对测试和调试接口提出了更高要求。　　本文通过对信号完整性的串扰机理和故障模型理论的分析，提出基于IEEE1149.7标准信号完整性框架的设计。首先，对IEEE1149.7标准结构和规范进行分析。然后，利用HT（Half Transition）模型的基本思想，设计并实现基于CJTAG的信号完整性（Signal Integrity，SI）测试系统架构。其中，主要工作包括CJTAG结构设计与验证，HT测试种子的生成，以及对数字边界扫描单元、矢量生成型边界扫描单元（PGBSC）、可观测的信号完整性测试单元（OBSC）以及指令寄存器的设计。本文主要设计思路：对CJTAG系统模块进行设计，并在兼容IEEE1149.7的基础上增加了两条SI测试指令，从而实现基于CJTAG信号完整性的测试。　　本文计构建基于IEEE1149.7协议的高速互连信号完整性测试系统，在Modelsim软件环境下进行了仿真并对系统进行功能验证。仿真结果表明各模块均能够实现其设计功能。本文研究的内容不仅为高速信号互连系统的信号完整性测试提供了一种新的方法，还对 IEEE1149.7标准规范在边界扫描系统中的研究与设计具有重要的参考价值。