随着时代的发展,集成电路在体积和性能方面已经达到了技术极限,其发展遇到了瓶颈,因此急需寻找一种新型元器件取代晶体管,以延续摩尔定律。忆阻器,作为继电阻、电感、电容后的第四种基本元器件,其纳米级、非易失、低功耗等特性,使其有望成为极具潜力的下一代电子元件。同时,忆阻能与晶体管技术相兼容,很容易实现各种逻辑电路,在交叉阵列中可以堆叠排列,形成三维结构,可以极大的减小存储器的体积。基于忆阻的逻辑电路及交叉阵列数据存储为今后新型存储器的发展提供了理论意义和实践价值。本文首先对惠普忆阻的机制进行了分析,阐述了忆阻的工作机理,分析了忆阻的线性漂移模型和阈值模型以及Vteam模型;并根据上述特性设计了基于忆阻的逻辑门电路以及全加器;分析了单个忆阻作为存储单元交叉阵列的漏电流问题,并介绍了反向串联忆阻作为存储单元的交叉阵列结构,分析了在不同写操作过程中半选通单元阻值及其逻辑状态的变化,并设计了新型写方式,减小了半选通单元阻值的变化,提高了写操作的稳定性。本文最后设计了基于忆阻的加法运算存储设计,将加法器的运算数据存储到交叉阵列中,并介绍了将忆阻构成的其他运算模块的运算结果存储到交叉阵列的实现过程。通过仿真验证了上述设计的正确性。本文通过理论分析和仿真以及定量对比说明了电路设计的可行性和写方式的稳定性。