随着科技的发展,电子电路的设计正逐渐摆脱传统的设计模式,而采用FPGA来设计电子电路正成为设计的趋势,因为采用FPGA设计电子电路不仅开发时间短,资金投入相对少,而且可以将电路板产品集成为芯片级产品。在现代电子系统中,FIR数字滤波器以其良好的线性特性被广泛使用。在工程实践中,对信号处理往往要求具有实时性和灵活性,而传统的实现方式难以同时满足这两方面的要求,采用FPGA来实现FIR滤波器,既可以满足实时性,又能兼顾到一定的灵活性,所以越来越多的人采用FPGA来实现FIR滤波器。本文以数字信号处理系统的实现为应用背景,着重研究基于FPGA的FIR数字滤波器的实现方法。本论文主要做下述三方面的工作:1.以FIR数字滤波器的基本理论为依据,使用乘累加、并行乘法器结构和分布式算法为滤波器的硬件实现算法,并对这三种算法进行详细的讨论且比较它们的优缺点。针对乘累加算法实现的乘法器规模庞大,本文采用系数分解、最佳CSD编码算法和简化加法器图的方法;针对分布式算法中查找表规模过大的缺点,本文采用多块查找表方法,从而减小了硬件规模。2.在设计中采用层次化,模块化的思想,将整个滤波器划分成多个功能模块,然后利用Verilog HDL硬件描述语言进行各个模块的设计,最终完成FIR数字滤波器的系统设计。3.最后给出在Altera公司的Stratix FPGA硬件平台上实现一个128阶的FIR低通数字滤波器的设计实例,对这个设计实例用ModelSim软件进行了仿真,并用MATLAB对仿真结果进行了分析。