论文部分内容阅读
随着微电子技术的飞速发展,集成电路与系统的日益复杂,传统的测试模型和测试方法显得难以胜任,测试开销急遽增加。测试人员根据已经设计好的系统来制定测试方案的传统方法已经不能适应实际测试的要求。基于以上考虑,本文从如何有效提高测试性能、减轻对自动测试设备（ATE）的依赖和要求以及系统级芯片的可测性这一角度来研究模数混合信号系统芯片的测试。 首先,研究了系统级芯片的诊断策略和测试点的优选,研究了PODEM算法和SCOAP测度,并通过实例研究了可控制性参数值提高的方法,同时还讨论了数模混合信号系统的高层次建模问题,将混合信号系统进行高层次可测性综合是解决系统级芯片测试问题的发展方向。进而,本文重点研究了可测性设计的一般方法,包括针对数字系统以及模拟数字混合系统的扫描测试、内建自测试的实现方法和IDDQ测试的原理和实现等。将扫描测试进行可测性综合的优点是不仅可以进行器件的功能测试,还可以进行互连测试和板级的器件存在性测试。本文还在同一芯片内部用FPGA实现了内建自测试的测试向量发生器、被测内核和特征分析器,ModeiSim和VeriLogger Pro软件仿真结果表明了该方法的正确有效和快速性。它是解决系统级芯片的嵌入式内核测试的一种有效方法。本文研究了IDDQ测试的原理和实现步骤,以及随着电路特征（线宽）的收缩,IDDQ测试的有效性降低的改善方法。本文最后还提出了一种新的基于广义互测试（GMTC）和神经网络（ANN）相结合的诊断方法,该方法是针对大规模集成电路的模块级故障诊断。MATLAB与ORCAD软件诊断实践表明了该方法的有效性,它加快了诊断的速度,而且可以根据需要定位到更小的模块,即反复运用本方法,直至晶体管级。最后还介绍了SOC诊断策略和智能集成电路及PCB测试仪器的软硬件设计。总之,低测试代价和高故障覆盖率的混合信号芯片的可测性设计方法将是系统级芯片进一步发展的要求和保障。