半桥驱动芯片是典型的高压集成电路，在电机驱动、开关电源及汽车电子中有着广泛的应用。本文研究了dv/dt噪声在半桥驱动芯片的功率驱动级上产生的危害和解决方案，并对驱动级电路模块进行了优化设计，分析了驱动级电路性能参数对开关损耗的影响。　　本文首先分析了半桥驱动芯片的高压侧功率管驱动技术背景及桥式驱动电路相关理论，研究了dv/dt噪声在驱动级产牛的机理，分析了死区时间的最优设计方案及功率管的开关损耗与驱动级电路参数的关系。然后根据系统级整体芯片对驱动电路的设计要求，在Cadence和Saber仿真软件下设计了驱动电路模块，即输出缓冲电路、栅极驱动电阻以及死区时间产生电路。本文在输出缓冲电路中推导了两支路反相器链产生小死区时间的最优化设计方案;在高压桥式电路中，针对单支路栅极电阻容易受到dv/dt噪声干扰而导致桥臂直通的问题，优化设计了一种双支路栅极电阻方案，并对其进行了理论分析和仿真测试验证;此外，本文设计的死区时间产生电路具有交叉互锁保护功能，能防止输入信号同时为高电平时误开启同一桥臂上的两功率管。　　流片测试结果表明:在dv/dt噪声为25V/ns的系统测试条件下，优化的双支路栅极电阻方案能够有效防止桥臂功率管由于高dv/dt噪声干扰而发生直通，而且在驱动参数相同的条件下，此方案相对于单支路栅极电阻方案，开关损耗减小了20％以上。模块电路测试结果表明:输出缓冲电路拉灌电流为293mA/780mA，小死区时间为40ns/55ns;死区时间产生电路产生的死区时问为575ns/592ns，死区匹配时间为17ns;自举电路高侧电源电压静态时为14.4V，浮动时为19.8V。驱动模块的性能达到了驱动电路对电源电压和驱动电流能力的要求。