在摩尔定律的指引下,集成电路大多向着高密度、高速度、高可靠性的方向发展,电路间的数据传输要求显得越来越高。串行的Serdes接口技术逐渐取代了并行接口技术,其采用了差分数据以及嵌入式时钟方式,使数据传输速率得到极大提高。如今,已广泛应用在PCI-Express总线、100GBASE以太网、OIF-CEI背板传输等标准串行接口中,接口传输速率已经达到16Gbps~56Gbps,这给测试带来了诸多挑战。市场上主流的自动化测试设备(Automatic Test Equipment,简称ATE),尽管具有集成度高、通用性强的特点,但在测试速率上已不能满足高速Serdes接口测试要求。导致芯片Serdes接口的测试大多采用了“由设计保证”式的自测试,对接口参数和性能的测试只能止步于实验室的验证测量。因此,为保证Serdes接口高质量、高效率的全速测试,这就需要构建新的集成化、自动化的高速接口测试平台。本文结合了ATE测试平台和高速测量仪器(示波器、误码测试仪等)的各自优势,将两者有机融合,实现了针对复杂芯片进行高速测试的集成化、自动化的测试平台。首先,本文对高速串行接口的测试技术进行研究,提出相应的测试需求。而后,依据测试需求和现有设备情况,对测试平台硬件结构进行系统化构建,并制作了专用的测试负载板。然后,对ATE和测量仪器的指令控制系统和协同一体化软件进行综合设计。最终,形成多设备高效协同的自动化测试系统,并实现了对28Gbps速率的Serdes接口芯片的功能及关键参数的测试。本文以某款国产自主设计的SOC/Serdes芯片为中心,以需求分析为引导,进行了具体的系统硬件架构设计、软件程序设计、实例化测试验证等。与常用的测试解决方案相比,本文所设计的协同一体化测试平台,对高速接口的自动化、高质量、高覆盖率的测试要求提供了更有效的解决方案。同时,在芯片的产品初测、中小规模测试或者鉴定测试等情况下也具有较大实用价值,保证了测试溯源性,并提高了测试的准确性。