论文部分内容阅读
DAC是由数字信号到模拟信号的转换器,它联系着数字和模拟世界,是收发机电路中的重要组成部分。现代移动通讯技术和集成电路技术的高速发展需要高精度、高速率、高带宽、低成本的DAC,而异质集成技术实现了III-V族化合物半导体和硅基CMOS器件的优势互补,使得这成为可能,并且适应着芯片三维堆叠、微系统化的发展。本文综合常见的DAC结构和不同方案的异质集成工艺,并进行可行性分析,最终选择基于微组装的裸芯对裸芯(D2D)、In P倒扣在CMOS上封装形式的异质集成方案。在电路设计上,CMOS器件用来设计数字电路,并采用单真相时钟(TSPC)与静态逻辑结合的结构,简化数字逻辑电路规模,并提高这部分电路处理高速逻辑信号的能力;In P器件用来设计模拟电路,采用射极耦合(ECL)的电路逻辑搭建高速主从锁存器,对CMOS传输过来的数字信号重新同步。由于In P集成度的限制,高4位采用温度计电流舵,低8位采用R-2R的电流舵结构,使得电流舵的权重相同,并减小尾电流源的失配。通过对电路模块与工艺器件的选择分配,充分利用了CMOS低功耗、高集成度和良好的数字特性,发挥了In P高的模拟输出摆幅和优良的高频特性,实现CMOS/In P优势互补。同时本文对CMOS/In P异质集成DAC中的异质互连通孔(HIC)进行深入的研究。从电路功能实现的角度看,它实现了信号在CMOS与In P之间的传输,为解决传输路径中的寄生效应和信号完整性问题,本文采用差分电流模的电路形式来传递信号。从芯片散热的角度看,HIC搭建了HBT从In P衬底至Si衬底之间的高效散热通道,但是通孔数量的增加导致异质集成良率的下降。本文通过简化CMOS/In P异质集成的几何模型,结合有限元法建立热阻网络分析模型,进行稳态的热仿真研究,总结出HIC的散热特性。在芯片设计中,对HIC的数量以及分布进行优化设计,实现芯片温度与良率的折中。在此研究基础上,本文采用0.18μm标准CMOS工艺和0.7μm标准In P HBT工艺的异质集成,设计了一款12位、2GSps的高速高精度的DAC芯片。该DAC为双通道差分输入,经过2:1的MUX复合实现2Gsps的采样率,采用4+8分段译码方式,即高4位采用温度计译码,低8位采用二进制加权译码,实现性能和面积的平衡。电路的数字电源为1.8V,模拟电源为3.3V。仿真结果显示,它的INL为0.26LSB,DNL为0.6LSB,奈奎斯特频率下的SFDR为54.74d B,整个系统的建立时间为4.92ns,总功耗约为1.81W。In P芯片面积约为3.5mm×1.6mm,CMOS基板面积为4.5mm×3.5mm。