随着集成电路产业进入“后摩尔”时代,集成电路的制造技术变得异常复杂,在生产过程中保证芯片的成品率面临着极大的挑战。在芯片制造的过程中,为了能够更好地进行成品率控制,业界提出了多种新型的测试芯片解决方案。本课题着重研究可寻址测试芯片和基于产品版图测试芯片设计过程中的测试结构分配问题,探索其实现设计自动化的可能性。本文围绕测试芯片的设计自动化展开以下两方面的研究：1.针对可寻址测试芯片的测试结构分配环节,通过整理现有的手动分配测试结构的方法,得到了一套测试结构分配的基本规则。同时,将这些分配规则转换为多元一次不等式的数学表述,从而构建了针对测试结构分配环节,基于线性规划的数学模型,根据该数学模型,可以发展出一个自动分配器以快速、自动地解决可寻址测试芯片的测试结构分配问题。2.针对基于产品版图测试芯片的测试结构选择问题,为测试结构选择问题建立合理的数学描述,同时量化测试结构选择问题的优化目标。接着对于该数学问题,构建基于线性规划的数学模型,从而设计出基于产品版图测试芯片的测试结构自动选择算法。