随着集成电路技术不断发展,互连问题成为影响芯片性能的瓶颈。三维集成电路技术提供给设计者一种全新的设计方式,能够有效地缩短互连线长、降低时序延迟、改善芯片性能,目前已成集成电路发展的新方向。在三维芯片设计过程中,布局是物理设计中重要的环节,但是目前国际范围内还缺乏有效支持三维芯片设计的EDA工具,因此研究突破三维芯片布局技术对提高芯片的性能具有重要意义。与传统二维芯片相比,三维芯片具有特殊的三维结构,因此三维芯片设计不能简单地照搬二维芯片的设计技术,其布局问题需要研究开发新的三维布局算法。本文结合国内外布局算法研究动态,选取三维芯片布局技术作为研究方向。首先对国际物理设计会议提供的二维benchmark进行研究,并且设计实现基于折叠的三维转换方法,将二维benchmark转换为三维benchmark,将其作为三维布局算法研究的基础。然后设计实现一个基于划分的三维布局器,完成三维芯片上的布局,并对布局结果的互连线长进行性能评估。结果表明:第一,相对于“Krafwerk”二维布局算法,基于划分的三维布局器HPWL平均减少35.02%。第二,相对于基于折叠的三维布局器,基于划分的三维布局器HPWL平均减少26.60%,运行时间平均减少26.81%。基于划分的三维布局器的实现将会为我国自主研发三维芯片提供相应的理论和技术支持。