随着电子信息产业的快速发展,人们对电子产品的性能要求越来越高,迫使电路的集成度越来越高,从而使电子芯片的晶体管数越来越大,导致电子芯片面积的增加。在追求集成电路设计面积小、功耗低的当下,如何缩小电子芯片面积亟需解决。在过去的集成电路研究中,研究者们大多是基于Boolean逻辑对电路进行展开的,大量研究表明,基于AND/XOR或者OR/XNOR的Reed-Muller（RM）逻辑电路在面积、功耗、延时等方面具有显著优势。n个输入变量的固定极性RM逻辑电路有2n种不同固定极性,即其优化空间为2n;而混合极性RM逻辑电路,其有3n种不同的混合极性,即其优化空间为3n。因此,混合极性RM逻辑电路拥有比固定极性RM逻辑电路更大的优化空间和性能优化潜力。本文即从混合极性RM逻辑电路着手,深入研究电路面积优化问题。本文的主要工作包括:1、基于三进制烟花算法的MPRM逻辑电路面积优化针对目前已有的烟花算法无法适用于三值离散的组合优化问题的求解,本文首先提出了一种三进制烟花算法。三进制烟花算法主要用于解决三值离散的组合优化问题。该算法将烟花种群个体进行三进制编码,并对传统烟花算法中的变异操作进行了改进,该算法充分继承了传统烟花算法的爆发性、多样性、分布并行性等优点,增强了算法搜索最优解的性能。此外,本文提出了一种MPRM逻辑电路面积优化方法,该方法基于三进制烟花算法搜索MPRM逻辑电路的最优极性,从而实现MPRM逻辑电路的面积优化。基于MCNC Benchmark基准电路的实验表明,与基于遗传算法的MPRM逻辑电路面积优化算法相比,其平均电路面积减少44.46%;与基于离散粒子群算法的MPRM逻辑电路面积优化算法相比,其平均电路面积减少34.66%。2、基于多次扰动烟花算法的MPRM逻辑电路面积优化针对传统烟花算法和三进制烟花算法存在的种群在寻优过程中易陷入局部最优、搜索精度低等问题,本文首先提出了一种多次扰动烟花算法。多次扰动烟花算法在继承了烟花算法和三进制烟花算法优势的同时,通过引入拉丁超立方抽样方法进行种群初始化,并在算法迭代寻优的过程中引入二次扰动,实现算法快速跳脱局部最优,从而更高效地寻找到全局最优解。此外,本文提出了一种MPRM电路面积优化方法,该方法基于多次扰动烟花算法搜索MPRM逻辑电路的最优极性,从而实现MPRM逻辑电路的面积优化。基于MCNC Benchmark基准电路的实验表明,与基于三进制烟花算法的MPRM逻辑电路面积优化算法相比,该算法的平均电路面积减少了 7.4%;与基于遗传算法的MPRM逻辑电路面积优化算法相比,该算法的平均电路面积减少了 53.34%;与基于离散粒子群算法的MPRM逻辑电路面积优化算法相比,该算法的平均电路面积减少了 44.12%。