随着摄像机性能大幅提升,拍摄图像的分辨率越来越高,每幅图像中包含的信息量也越来越大,由此带来的需要处理的数据量也大大增加且都是高速图像,单纯使用软件来实现图像处理变得相对困难,随着高分辨率、高帧率数字相机的广泛应用,高速图像处理技术日益重要,对此,本文围绕高速图像相关匹配算法及其硬件实现展开深入研究。本文以Camera Link接口最高传输速率850MB/s为设计目标,基本要求为2352*1728个像素点,@60fps,实现数字相关匹配算法。本文首先对并行流水线的概念、性能及其FPGA实现思路做详细讨论;接着借助MATLAB平台,通过理论仿真分析,选择平移作为形变基础,从工程实现难易程度以及硬件实现成本等各个方面综合考虑,选择基于归一化互相关搜索函数的图像相关匹配算法对图像进匹配;然后结合并行流水线设计结构,对图像处理过程做展开处理;最后,将各个模块通过Verilog HDL语言编程,在硬件平台上实现图像匹配算法。本文将图像相关匹配算法与并行流水算法相结合,在Camera Link接口Medium模式下,除高速I/O时钟和Camera Link接口时钟外,所有程序均由80MHz时钟驱动,完全足以处理Camera Link接口所传输的高速图像数据,且总体所占FPGA资源没有超过60%,满足项目各项设计指标,在逻辑资源和内存带宽足够的情况下,还可以更多路的合理并行展开,从而获得更高的图像数据处理能力,针对Coa XPress等高速接口,均可按照本文的设计思路,实现高速图像数据的实时处理。