集成电路产业进入了超深亚微米工艺的SoC(System on Chip)时代,设计规模越来越大,工艺的特征尺寸越来越小,集成电路设计方法面临诸多新的挑战。在高速电路中,连线间耦合电容产生的串扰噪声会导致大量的时序违规,甚至逻辑错误;而IR_drop会引起芯片性能的降低,严重时会导致芯片失效;另外,天线效应也严重影响着设计的可靠性。上述三个因素,互连线之间耦合串扰、电源IR_Drop和天线效应已成为集成电路后端设计工程师在设计阶段必须谨慎考虑的问题。本文首先对相邻连线间的串扰进行了研究,利用RLC模型进行HSPICE仿真,分析影响串扰的因素,得到了减小和修复串扰的理论依据和实践方法。IR_drop是由于电源网络中导线电阻产生的电压损耗,在串扰分析之后介绍了直流电压降的概念和影响,由于5%的IR_drop会引起7%的延时,为了降低IR_drop,本文给出了后端设计中降低IR_drop的设计方法;接着从天线产生的原理出发,研究分析跳线法、插入缓冲器以及插入反偏二极管这三种后端设计中消除天线效应的方法。基于上述研究分析,结合实际项目,在逻辑综合、自动布局布线过程中采取相应措施减小串扰引起的设计违规;利用IR_drop分析结果,在电源规划阶段设计科学的电源网络,使得设计没有IR_drop违例;利用消除天线效应的办法,在布线和版图验证阶段消除天线效应。本文在和舰180纳米CMOS工艺下,在G.722.2语音解码芯片的后端设计中实践了减小和修复串扰、降低IR_drop和消除天线效应的方法,完成了G.722.2语音解码芯片的后端设计,保证了芯片功能和时序的正确以及设计的可靠性,得到了投片需要的GDS文件。