锁相环被广泛的应用于高性能数字系统的时钟产生。随着时钟频率的不断提升，系统对于锁相环的抖动性能越来越敏感。传统的电荷泵锁相环以其易于集成于数字电路CMOS工艺而逐渐成为设计的主流，但是电荷泵锁相环的环路参数（带宽，相位裕量，抖动峰(Jitter Peaking)）对于工艺变化、电源电压、温度特性以及输出频率的变化非常敏感，这不仅恶化了输出频率的杂散而且变化的带宽更有可能增加输出的抖动，直接造成系统的不稳定。 本文首先以工程师的视角对于电荷泵锁相环的原理和结构做了详细的分析，然后基于时钟产生应用提出了采用跨导转换和电流控制振荡器的自偏置锁相环的一种新结构，使锁相环的带宽与电源电压、工艺偏差以及环境温度和倍频因子等变化都无关。电路设计采用IDT 0.35u 1p3m CMOS工艺，通过仿真显示本文提出的锁相环在0摄氏度到120度的温度范围，各个工艺偏差以及700MHz到1200MHz的输出频率范围下，带宽变化小于，大大小于传统锁相环相同条件下的偏差。