论文部分内容阅读
随着物联网和高科技制造行业的快速发展,磁传感器在包括电子罗盘、磁盘读取、无刷电机、汽车、智能交通、电源设备、环境监测等众多方面发挥着愈来愈重要的作用。而作为磁传感器与计算机连接的重要一环,磁传感器读出电路的设计也变得更加有意义。磁传感器输出的电压信号一般是mV量级的模拟信号,不能直接送入计算机处理,而且很容易被后续电路的失调和噪声所淹没。读出电路的作用就是将模拟信号无损放大,再转化为数字信号。故读出电路包含两个主要的模块:前置放大器和模数转换器。鉴于斩波运放在失调消除方面的良好效果,本文使用斩波运放作为前置放大器。传统的奈奎斯特型ADC对工艺的要求比较高,因为模拟电路的元器件的匹配性会影响转换的精度。而基于过采样技术和噪声整形技术的Delta-Sigma ADC在获得高精度的同时大大降低了对模拟电路的要求。而且考虑到磁传感器极低的输出频率,Delta-Sigma ADC就是读出电路模数转换器的最佳选择。本文在CSMC 0.5?m CMOS工艺下,完成了一款电源电压3.3 V,分辨率12位,采样速率3 kSPS的基于Delta-Sigma调制的磁传感器读出电路的设计。本文首先介绍了读出电路的基本原理,包括Delta-Sigma调制和动态失调消除。同时对过采样、噪声整形、自校零技、斩波技术等基本概念进行详细的解读。接着分析了读出电路的各个非理想因素及其影响,例如环路ADC、DAC的非理想特性、采样时钟抖动、积分器的非理想因素等等。并用Simulink对读出电路进行理想与非理想的系统级建模与仿真。最后使用整个读出电路的电路级设计,包括带隙基准、低失调前置放大器、Delta-Sigma调制器、时钟发生器等模块。在分析各模块的工作原理后使用Hspice进行仿真并给出仿真结果。在输入频率为1.3125 KHz正弦波的情况下,读出电路有效位数12.38 bit,信噪比为76.3 dB,无杂散动态范围83.4 dB,整体电路功耗为8 mW。