随着图像处理技术及集成电路技术的不断发展,数字图像的处理速度要求越来越高,数字图像的实时性处理成为科研人员研究的热点。图像的实时处理在巡检图像中的应用,很好的解决了巡检过程中存在的问题和难点。大量图像数据的实时性处理属于计算密集型处理,FPGA(现场可编程门阵列)的并行数据处理的特点使其非常适合进行类似实时的、像素级的、大量图像信息数据的处理。市面常见的数字图像采集处理系统都是先采用图像采集系统采集图像生成图像文件,然后在Windows等操作系统下编写图像处理程序,调用已封装好的函数对生成的图像文件做处理显示等。这就导致图像处理速度变慢,结果也很难满足图像处理的实时性要求。本论文设计的巡检图像高速采集处理系统,可完成巡检图像的采集以及实时处理。论文首先提出了巡检图像采集处理系统的分层架构以及主要模块,系统主要分为三层：底层数据处理层、中间各个模块驱动层以及最上层的图像处理算法层,其主要模块包括：1/2英寸130万像素的MT9T001CMOS图像采集模块,SDRAM图像存储模块采用容量为128MBits的HY57V283220T, FPGA控制模块核心芯片采用Altera公司的CycloneⅢ系列的EP3C16F484C8,设计FPGA图像处理模块,输出部分采用VGA图像传输模块。接下来详细介绍系统具体工作过程、各个模块硬件结构及硬件语言处理过程,FPGA以I2C协议驱动CMOS传感器采集图像并使用插值算法转换为30位RGB图像,缓存部分设计采用两片SDRAM作为缓存,经硬件结构处理后,通过VGA接口,把处理后的图像显示到外接显示器。系统可完成图像高速采集、存储、实时处理和显示整个过程。系统工作稳定,占用系统资源合理,图像处理满足实时性要求,图像显示清晰。