本论文的设计工作来源于西安电子科技大学电路CAD所科研项目“高性能D类音频功率放大器的关键理论研究与集成设计”,主要对D类功率放大器进行工作原理及性能的理论研究并设计实现。论文首先分析了各种音频功率放大器的工作原理以及各自的性能特点,然后阐述了D类音频功率放大器的工作原理和控制方式,接着对D类音频功率放大器的失真度与噪声性能改善等关键技术进行了讨论,并在此基础上设计了一款高抗噪性D类音频功率放大器。该芯片采用半桥式拓扑结构,由积分器、比较器、驱动输出级以及反馈网络组成。利用连续时间Δ-Σ调制的噪声整形特性降低了失真,并且通过恰当的设计实现了环路自振荡,无需额外的振荡器。芯片集成了强大的保护电路,保证了芯片的正常工作与故障重启;设计了死区时间设置功能,可以根据芯片不同的应用来设置相应的死区时间,在保证低失真度的前提下使芯片正常工作。另外,芯片集成实现了对开启和关闭时“咔嗒”噪声抑制的功能。论文重点阐述了D类功率放大器的关键子模块设计,如积分放大器电路、死区时间设置、逻辑控制、双向过流检测、“咔嗒”噪声抑制以及欠压保护等模块。整个电路基于某公司0.6μm BCD工艺设计,使用Cadence等EDA软件完成了整体电路的前仿真验证。结果表明,电路功能和性能指标均已达到设计要求。