高性能一直是微处理器设计的首要目标,但在人们孜孜不倦追求高性能的同时,微处理器的功耗问题却越来越严重,成为继续提升微处理器性能的首要障碍。特别是当集成电路制造工艺水平发展到深亚微米乃至超深亚微米阶段,漏流功耗超越动态功耗成为微处理器功耗的决定因素,不但导致能源消耗和制造成本增加,而且给微处理器工作的稳定性和可靠性带来严峻的挑战。同时,传统的散热技术已经接近极限,如果不能有效控制漏流功耗,微处理器不但难以进一步提升性能,甚至将无法正常工作。随着漏流功耗问题的不断突出,单纯的工艺级和电路级低功耗设计技术已经不能满足高性能微处理器的功耗约束,需要考虑更高层次的漏流功耗优化技术。如何在提高性能的同时控制微处理器的漏流功耗,是当前微处理器体系结构设计所面临的重要课题之一。本文深入分析了当前的体系结构级漏流功耗控制和优化技术,总结出体系结构级漏流功耗优化的两个基本思路:第一,从功耗来源的角度减少处于空闲且高漏流状态的晶体管数目;第二,从功耗分布的角度优先控制功耗集中的热点部件。基于这两个基本思路,应该对功耗和面积较大的片上存储部件进行优化,应该通过控制部件的活跃比例来控制漏流功耗。为了在功耗和性能之间取得平衡,还应当建立适于漏流功耗评估的模拟框架和评价体系。本文针对这些内容展开了深入研究,主要的工作和创新点包括:1.总结了体系结构级漏流功耗控制与优化的优势,全面深入地研究了国内外有关漏流功耗控制的研究现状和热点方向,特别针对几种特殊的低漏流电路和相应的体系结构优化技术进行了分析和讨论。2.深入分析了体系结构级漏流功耗模型和功耗模拟器,建立了漏流功耗估算的实验平台,并开发了从性能、功耗以及能量效率三个方面分析体系结构级漏流功耗优化技术的综合评价体系。3.分析了片上二级cache的数据访问特性,基于状态保持的低漏流存储电路提出了ADSR漏流控制算法,通过类似预取技术的简单的预测算法(NLP+SBP),将整个二级cache都置为昏睡状态,同时对将要访问的cache块进行前瞻唤醒,来隐藏访问时的唤醒延时。4.分析了片上一级数据cache的访问特性,基于传统的两级计数器cache衰退技术提出了利用现有LRU信息进行辅助漏流控制的自适应LRU-assist策略以及基于“逻辑路”的cache动态容量调整算法,在保证性能不受影响的前提下,更大力度地关断进入衰退期的cache块。5.分析了片上一级指令cache的访问特性,以状态保持的低漏流存储电路为基础,提出了基于固定刷新周期的PDSR算法,并通过它的自适应扩展算法APDSR来动态调整刷新周期,改善其在不同负载条件下的不稳定性。6.分析了分支预测器的访问特性和结构特性,针对PHT、BHT和BTB提出了与指令cache同步进行的基于状态保持的体系结构级漏流控制算法,可以不增加任何额外延时而获得漏流功耗的优化。同时针对BHT、PHT和BTB的特殊性提出了状态丢失的漏流控制策略,能够更大力度地降低漏流功耗。实验表明,我们所提出的体系结构级漏流功耗优化技术能够有效地降低漏流功耗,而不会引起明显的性能损失;建立的漏流功耗评价体系能够准确地评估漏流功耗优化算法对功耗和性能的双重影响。