无线通信、航空航天和智能检测等领域的快速发展对模数转换器（ADC）提出了高分辨率、高转换速度的要求。在成熟结构的ADC中,逐次逼近型（SAR）ADC、增量-累加（Σ-Δ）ADC是高分辨率模数转换器的代表,其分辨率可以做到20位以上,但转换速度仅在KSPS级别;全并行（FLASH）ADC可以做到GSPS的转换速度,但其分辨率较难达到8位以上。流水线型（PIPELINE）ADC结构是对全并行ADC低分辨的一种改进,但在高转换速度的条件下,其分辨率仍难做到16位以上。传统两步式子区间结构将模数转换过程分为粗转换和细转换两个过程,也是一种对全并行结构的改进,但分辨率提升不明显以及庞大的电阻分压网络限制了其发展。鉴于成熟架构的ADC在分辨率和转换速度上各有侧重点,本文对模数转换器结构进行了一定改进,提出了两种高分辨率和高转换速率并举的高性能可级联结构ADC的设计。本文在传统流水线型ADC结构的基础上,提出了一种对其MDAC模块改进的余量传递型级联结构,此种结构不使用级间放大器并用结构简单的开关选通阵列替代复杂结构的DAC模块,减小了系统复杂度和噪声引入,使得级联结构ADC系统在动态特性和功耗、面积方面均有改善。采用基于Verilog-A的理想器件模型对两级、三级和四级级联结构ADC系统进行了建模和仿真,说明了结构的可行性。本文还提出了一种子区间参考电压传递型级联结构ADC,此种结构在传统两步式子区间ADC的基础上对其分压电阻网络规模进行了改进,此外还增加了级间传输量和级间同步电路的设计,使得此结构还具备传统两步式子区间结构所不具备的可扩展性。仍用基于Verilog-A的理想器件模型对两级、三级和四级系统进行了建模和功能仿真,说明了该结构比余量传递型更具备速度和转换精度优势。在验证了子区间参考电压传递型级联结构可行性的基础上,采用基于0.18um工艺的CMOS技术设计了转换速率为50MSPS的两级16位系统,进行了功能仿真和动态特性仿真并对关键电路模块进行了版图设计。仿真结果为:信噪比（SNR）约为107.58dB,信噪失真比（SINAD）约为89.05dB,无杂散动态范围（SFDR）约为98.38dBc,总谐波失真约为0.0035%,有效分辨率（ENOB）达到14.49bit。