AVS是我国最新的音视频编码标准,具有与H.264相近的性能。AVS视频标准采用了帧内预测、帧间预测、分像素插值、整数变换/量化、熵编码、环路滤波等技术,在国内多媒体领域获得了越来越多的应用。本文主要研究AVS运动估计算法的硬件建模。本文设计了用于全搜素的运动估计硬件结构,该结构可以实现16×16块、8×16块、16×8块、8×8块运动估计。运算时,将16×16像素大小的的宏块分成4个不相重叠的8×8块。运动估计硬件结构包含四个SAD处理模块、一个读写地址/选通信号生成模块、一个控制单元以及一个变尺寸块运动估计处理单元。每个SAD处理模块由内部存储单元和PE阵列组成,PE阵列用来计算8×8块的SAD。每个PE阵列由8条一维脉动阵列组成,脉动阵列由8个绝对值单元和一个累加器组成。地址和选通信号通过计数器生成,用来产生内部存储模块的读写信号以及条带A和条带B的选通信号。AVS的不同尺寸的9个子块都可以由8×8块组合运算得出,通过加法树运算,得到16×16块、8×16块、16×8块的SAD。所以论文设计的全搜素的运动估计硬件结构可同时计算出不同尺寸的9个子块的SAD。本文设计的结构PE利用效率高,每个周期内可以完成四个8×8块SAD的计算。电路规模预计15万门左右,可实现30fps的720×576像素运动估计。