论文部分内容阅读
在高速数字系统中，很高的时钟频率和高速的数据传输对系统的时序设计和印刷电路板(PCB)设计提出了苛刻的要求。在高速数字系统的设计中，信号完整性分析是系统设计的主要手段之一。 本文主要讨论了高速数字系统中的信号完整性分析方法，并以一个具体的超高速数据采集系统为例，详细研究了超高速数据采集系统的时序设计和PCB设计，并用信号完整性分析工具进行系统时序的分析和PCB关键网络拓扑结构的仿真。 本文首先介绍了信号完整性分析的基本概念和仿真模型，然后阐述了一个具体的超高速数据采集系统的框架、原理和实现方案。接着分别研究了超高速数据采集系统的时序设计和PCB设计方法。在该系统的时序设计中，我们首先依据系统的源同步数据传输模型设计整个系统的时序，然后用Cadence公司的信号完整性分析软件SigXplore进行系统的时序分析，以满足超高速数据采集系统的时序要求。在高速数字系统的PCB设计方面，我们首先归纳了高速数字系统PCB设计中的叠层设计、器件布局和PCB布线的一些基本规则，并用Cadence公司的PCB设计软件Allegro设计了该数据采集系统的PCB，最后用软件SigXplore对该PCB的关键网络拓扑结构进行了仿真。分析和仿真结果表明，通过在设计中运用信号完整性分析方法，本文设计的超高速数据采集系统能满足工作时序的要求。