论文部分内容阅读
随着晶体管在物理材料、能耗、性能以及经济方面的限制,摩尔定律正在受到挑战。为了延续摩尔定律,人们提出了许多思路,其中之一是寻找尺寸更小的器件,用以代替CMOS晶体管。50年前Chua提出了忆阻器的定义,然而直到2008年才发现了首个忆阻器。忆阻器是一种纳米记忆器件,具有两种(或多种)不同的阻值状态RON和ROFF(对应二值逻辑状态“1”和“0”)。基于忆阻器的非易失和二值特性,既可以设计新型的非易失存储器,也可以设计新型的逻辑运算电路,还可以实现存储和运算一体化的新型计算机体系结构。本文主要研究忆阻器基本逻辑门及组合逻辑电路的设计,主要内容如下:(1)基于忆阻器的基本理论,对HP忆阻器线性漂移模型以及通用模型展开研究。通过LTSPICE仿真,测试不同理论模型在实际电路中的特性,为组合逻辑电路设计寻找最理想的忆阻器模型。(2)研究基于忆阻器的蕴含逻辑(IMPLY),给出了基于蕴含逻辑的基础门电路以及解决扇出问题的方法,并以此构建了“异/同或”门。研究辅助逻辑(MAGIC),给出了基于辅助逻辑的基本门电路。研究比例逻辑(MRL),基于比例逻辑基础门电路,设计了“异或”门,并根据该“异或”门设计了一个简单的1位半加器。这些设计思想为后面组合逻辑电路设计奠定了方法理论。(3)基于比例逻辑门,设计了新型“非”、“或非”、“A与B非”比例逻辑门。单个比例逻辑门电路至少需要2个忆阻器和2个CMOS构成,而该新型比例逻辑单个门电路仅需1个忆阻器和1个NMOS。为了比较两种逻辑门的优劣,基于该两种比例逻辑门分别设计了两个一位数值比较器。经过比较分析后发现,新型比例逻辑电路可以明显减少忆阻器和CMOS数量。结合新型比例逻辑设计了一个新型多功能逻辑模块,该多功能模块仅使用了5个忆阻器和1个NMOS管,就能实现“异或”和“与”功能。与其它“异或”电路比较,本文所提出的新型多功能模块比传统“异或”门要节省更多的忆阻器和CMOS器件。(4)使用新型比例逻辑方法设计了3:8编码器、8:3译码器、4选1数据选择器和2位乘法器;使用新型多功能逻辑模块设计了1位全加器、4位数值比较器以及2位乘法器。通过LTSPICE仿真验证了所设计的逻辑电路,并对其性能进行了比较分析,分析表明本文设计的逻辑电路功耗低、延迟小以及元件数量少。