随着科学技术高速的发展,旋翼无人机凭借其结构微小、有效载荷量大、生存能力较强、隐蔽性能高等独特优势,很大程度满足了百姓生活和国防科技巨大需求。目前,主流的无人机处理器大多使用C51、ARM或DSP。这些处理器中有的工作速度慢、在处理较复杂运算时存在缺陷;有的价格昂贵、而且功耗较高,严重阻碍了旋翼无人机的发展。为解决上述处理器基于MCU设计飞控芯片中存在的问题,开展基于FPGA平台的多旋翼飞控芯片设计十分必要。论文主要完成的内容有:根据多旋翼飞控芯片内各功能模块数据流方向、划分模块建立AHB总线互联结构;完成AHB互联中各IP开发;在Modelsim软件下配合Monitor模块完成AHB总线仿真验证,结合Zedboard板完成AHB总线中主要控制模块验证。最后采用DC综合工具对AHB总线进行时序、功耗以及面积分析。论文主要目的是设计出能高速传输并且可以互联的AHB总线作为飞控芯片系统总线。首先定性地分析了优先级固定仲裁算法和优先级循环仲裁算法各自的局限性以及芯片内各功能模块输出数据的更新频率以及对总线带宽的要求,确定使用优先级混合仲裁算法设计Arbiter。该仲裁机制能最大限度地实现各主设备以优先原则和公平原则访问到总线。随后实现了AHB互联中各IP开发,具体包括:Master接口模块、Slave模块、Decoder模块、Master_to_Slave mux模块、Slave_to_Master mux模块、Default_Master模块、Default_Slave模块以及APB转换桥模块。其中AHB互联结构中GPS/INS从设备模块支持split传输机制,不但可以提高AHB总线传输数据效率,而且很明显地改善总线带宽。同时APB转换桥优化了常规写数据传输算法,实现多拍写数据传输的第二拍开始,每拍写数据传输只需要两个总线周期就能完成,而不再像常规每个写传输需要三个总线周期,这显著提高了APB总线传输效率。最后使用Modelsim软件配合监控总线事务的Monitor模块对AHB总线进行了模块级验证、结构级验证和主要控制模块的FPGA板级验证同时采用DC综合工具对AHB总线进行了时序、面积和功耗分析。通过对比可知,本文设计的AHB总线时序稍好、芯片面积开销较小、功率消耗较低:在100 MHz工作时钟下,AHB总线的芯片面积开销为7215.039969mm2;功率消耗只有445.1795μW。